Since 2015

PiRadioに内臓しているPLLシンセサイザIC ADF4351は発信周波数範囲が35MHz〜4.4GHzと広いばかりではなく、 低ノイズ化、ロックアップタイムの高速化など実に様々な機能を持っています。
今回はこの機能を活用してPiRadioのロックアップ高速化と低ノイズ化を実施しました。 ロータリーエンコーダなどで周波数をすばやく連続的に変化させる際でも、 復調音声が途切れにくくスムースなチューニングができるようになります。
また、ロックアップタイムを高速化するためにシンセサイザのループ帯域を広げるとサイドスプリアスやノイズ特性が悪化しますが、 ADF4351の高速ロックモードを利用して、高速化とノイズ特性の両立が実現できます。

PLLシンセサイザの高速化と低ノイズ化のためにはレシーバソフトウェアの最新版が必要です。
レシーバソフトウェアはソースコードで配布されるためそれぞれの環境でコンパイルが必要になります。

レシーバソフトウェアはこちらから最新版をダウンロードしてください。

ダウンロードたソースファイルをPiRadioディレクトリの下に置きます。

ソースコードのコンパイル方法

$ cd PiRadio
$ g++ -I/usr/include/X11 -L/usr/X11 -o piradio piradio.cpp -lX11 -lasound -lm

PLLシンセサイザの高速化と低ノイズ化のためにはハードウェアの改造が必要です。
回路図の変更は以下の通りになります。



配置の写真は以下の通りになります。

PiRadioディレクトリ上で

sudo ./piradio

でNFM復調ソフトウェアが起動します。
ラズベリーパイのGPIOにアクセスするため管理者権限のsudoが必要になります。

特別な操作方法は特にありません。
ロータリーエンコーダやマウスホイールで周波数を変更した際にこれまでとの違いを感じれると思います。
周波数を連続的にすばやく動かしても音声や波形が途切れる事なく受信を継続できると思います

PLLシンセサイザのロックアップを高速化する場合、ループ帯域を広くします。
ループ帯域を広くするには以下の方法があります。

①　赤で囲んだループフィルタのコンデンサの値を小さくする
②　ループフィルタを駆動するチャージポンプの電流出力を大きくする
③　ループゲインを上げるためVCOの感度（MHz/V）を大きくする
④　ループゲインを上げるため分周比を小さくする（Ref周波数を大きくする）

ループ帯域を広いままにするとノイズ特性が悪化するため、必要に応じて帯域を狭く切り替える必要があります。 ③④はシステムの構成でほぼ決定されるため後で変更する事は困難です。①は回路定数の変更になるため可変する場合は使えません。
②は他の方法に比べて可変回路が作りやすい事から、ADF4351などのシンセICで採用されています。



チャージポンプの電流を大きくするとループ帯域は広がりますが、同時にダンピング特性も変化してしまいます。 適正なダンピング特性を得るためにダンピング抵抗（R2+R3）を電流値に応じて変更する必要があります。
ADF4351には高速ロック機能ための高速ロックスイッチがあり、高速動作時はR3をシュートしてダンピング抵抗を小さくする働きをします。 適正値は3×R2=R3の関係です。
PiRadioでは今回、R2=100Ω、R3=300Ωとしています。

PLLシンセサイザの高速化と低ノイズ化のためにソフトウェアの変更点は以下になります。

・チャージポンプの電流設定値を0.63mAにする
・サイクルスリップリダクションをEnableにする
・高速ロック機能をEnableにする
・高速ロッククロックディバイダの設定値を2000にする（80us）

高速ロック動作は周波数変更の動作が開始してから設定した時間だけ動作します。
VCOキャリブレーション20usを含めてロックアップするまでの時間をあらかじめ設定しておきます。 これは高速ロッククロックディバイダで設定しますが、以下の式で設定時間が決まります。

高速ロック時間：　Tlock = N（設定値） / fref = 2000 / 25MHz = 80us

これはループフィルタのVtune電圧を実測してものです。
先ずは高速ロックモードをOFFした際のロックアップ波形です。
高速ロック完了後はこのループフィルタ特性に切り替わるためローノイズ設定となります。



次に高速ロックモードをONの時のロックアップ波形です。
周波数変更する際は必ずこのループフィルタ特性になり、80us後に解除されローノイズ設定になります。